www.engineering-japan.com
16
'26
Written on Modified on
ミッションクリティカルシステム向けエッジAIの最適化
Microchipは、航空宇宙および産業用途向けに、低消費電力FPGAへのニューラルネットワーク展開を効率化するツールチェーンを提供します。
www.microchip.com

Microchipは、フィールドプログラマブルゲートアレイ(FPGA)上でのニューラルネットワークのコンパイル、最適化、および展開を合理化するため、VectorBlox 3.0 SDKおよび関連するCoreVectorBlox IPをリリースします。このツールチェーンは、航空宇宙、防衛、および産業セクターにわたる、電力制約がありミッションクリティカルな環境内でのエッジAI推論の実装に関する特有のエンジニアリング要件に対処します。
スパース性による畳み込みニューラルネットワークの最適化
エッジデバイスにインテリジェンスを展開するには、処理性能と厳しいエネルギー制限のバランスを取る必要があります。更新されたソフトウェアキットは、Neuronixから取得した技術であるスパースニューラルネットワークをサポートすることでこれを実現します。このスパース性に基づくモデル圧縮により、ハードウェアはビジョンベースのCNN実行中にゼロ値の計算を省略できます。
全体的な計算負荷とメモリ使用量を削減することで、システムは推論速度を加速させると同時に消費電力を低下させます。アクセラレータはモデルのサイズに応じて拡張し、複数のビジョンベースまたはセンサーベースのAIワークロードを単一の低消費電力FPGAに統合することをサポートし、精度を犠牲にすることなく複雑なモデルをエッジに展開することに成功しています。
ハードウェアの基盤と信頼性メカニズム
このソフトウェアはLibero SoC Design Suiteと直接統合され、ハードウェア基盤としてPolarFire FPGAおよびSoCに依存しています。これらのミッドレンジデバイスは、放射線耐性が必須となる継続的な地球低軌道(LEO)運用において重要な要件である、シングルイベントアップセット(SEU)に対する固有の耐性を提供する不揮発性アーキテクチャを利用しています。また、ハードウェアにはセキュアブートと改ざん防止プロトコルが組み込まれており、過酷な環境での長期的な運用ライフサイクルにわたってデータの整合性とシステムの回復力を確保します。
航空宇宙アプリケーションのユースケースと軌道上への展開
このハードウェアとソフトウェアの組み合わせの初期の実装は、衛星運用に焦点を当てています。Planetek Italiaは、2025年に打ち上げられたAI-eXpress-1衛星に搭載されたSPACEDGEサービス向けにアクセラレーションフレームワークを統合しました。このシステムは、リアルタイムの地球観測処理を処理し、ダウンリンク前に実用的なデータを生成するために、オブジェクト検出とセマンティックシーン分析をエッジで直接実行します。このオンボードAIパイプラインは、LEO環境に必要な運用上の信頼性を維持しながら、低遅延のペイロード運用を確保します。
この軌道インフラストラクチャは、視覚データを使用して位置と姿勢を推定するように設計されたSpacecraft Pose NetworkであるSPNv2もサポートしています。この機能は、ランデブー、ドッキング、スペースデブリの除去など、自律的なナビゲーションと近距離運用を促進します。同様に、AIKOはソフトウェア定義の宇宙システムであるclear_CHARLESスイートにこのプラットフォームを利用しました。この展開により、軌道上から直接雲や船を自律的に検出することで適応性のあるペイロード運用が可能になり、継続的な地上への介入の必要性を回避できます。
追加のコンテキスト
このセクションでは、元のニュースリリースには含まれていない技術仕様と競合ベンチマークについて詳しく説明します。
FPGAベースのエッジAI市場では、主なベンチマーク基準として静的消費電力、放射線耐性、およびサポートされるTOPS(Tera Operations Per Second)が含まれます。比較可能なツールチェーンには、Zynq UltraScale+デバイス向けのAMDのVitis AIや、CycloneおよびAgilex FPGA向けのIntelのOpenVINOがあります。
AMDおよびIntelのプラットフォームは、集中的なAIワークロードにおいて絶対的により高いピークTOPSを提供することが多いですが、これらはSRAMベースのアーキテクチャに依存しています。SRAM構成は、高高度または軌道環境における放射線誘発性のビット反転の影響を非常に受けやすいため、開発者は複雑な三重モジュラー冗長性(TMR)または外部スクラビングコントローラーを実装する必要があります。PolarFireアーキテクチャは、SONOS(シリコン-酸化膜-窒化膜-酸化膜-シリコン)の不揮発性構成メモリを使用しています。このフラッシュベースの設計は、外部の軽減回路を必要とせずに固有のSEU耐性を提供し、より低い静的消費電力を実現します。その結果、このソリューションのベンチマークは、絶対的な低消費電力の制約と放射線耐性がピーク処理スループットよりも重要視される、衛星ペイロードや遠隔の産業用ノードにおいて有利となります。
Aishwarya Mambet(Induportals編集者)、AIの支援により編集。
www.microchip.com

