ルネサス、第3世代DDR5 MRDIMMチップセット・ソリューションを発売

ルネサス エレクトロニクス株式会社は、サーバーグレードのメモリアプリケーション向けに設計された第3世代（Gen 3）DDR5 Multi-Rank Dual In-Line Memory Module（MRDIMM）チップセット・ソリューションを発表しました。本チップセットは最大16,000 MT/s（メガトランスファー/秒）のデータ転送速度をサポートし、人工知能（AI）データセンター、クラウドインフラストラクチャ、アクセラレーテッド・コンピュート・プラットフォームのメモリ帯域幅を拡張します。

FMS 2026での展示
ルネサスは、2026年8月4日から6日までカリフォルニア州サンタクララで開催される「Future of Memory and Storage Conference（FMS 2026）」（ブース番号：#807）において、Gen 3 MRDIMM向けメモリインターフェースコンポーネントのデモストレーションを行います。

展示される主要コンポーネントポートフォリオには、次世代MRDIMMの動作要件をサポートするように設計された第3世代マルチプレックスド・レジスタード・クロック・ドライバー（MRCD、型番：RRG5013）およびマルチプレックスド・データ・バッファ（MDB、型番：RRG5103）が含まれます。

帯域幅の拡張とプラットフォーム互換性
Gen 3 MRDIMMチップセットは、既存のDDR5インフラストラクチャおよび標準DIMMフォームファクタとの互換性を維持しながら、ルネサスの第2世代（Gen 2）ソリューションと比較してメモリ帯域幅を25%向上させます。これにより、サーバーアーキテクチャは構造的なプラットフォームの再設計を必要とせずにスループットを向上させることができます。

完全なチップセットプラットフォームには、MRCD、MDB、電源管理IC（PMIC）、Serial Presence Detect（SPD）ハブ、および統合温度センサーが含まれます。この統合プラットフォーム設計により、ハードウェア導入全体で設計の継続性を維持しながら、MRDIMM実装の世代間スケーリングをサポートします。

システムの堅牢性と電力効率
Gen 2プラットフォームで導入されたアーキテクチャをベースにしたGen 3ソリューションは、システムの可視性と動作の堅牢性を高める機能を備えています。主な機能には、ユーザーがタイミングパラメータとレシーバーイコライゼーショントレーニングを調整して信号マージンを最適化できるDESTM（Device Equalization Self-Train Mode）クオリティ表示ステータスが含まれます。

Gen 3 MRDIMMソリューションは、高密度サーバー環境内でオペレーターが熱制約や電力バジェットを管理できるようにするシステムレベルの電力効率機能も備えています。

追加の補足背景
本セクションでは、元のニュースリリースには含まれていない技術仕様について詳しく説明します。

MRDIMM（Multiplexed Rank Dual In-Line Memory Module）は、単一のホストインターフェース上でDDR5 DRAMの2つのランクを並列で動作させることにより、高帯域幅を実現します。標準的なRDIMM（Registered DIMM）のようにランクへ順次アクセスするのではなく、MRCD（Multiplexed Registering Clock Driver）およびMDB（Multiplexed Data Buffer）が、2つの独立したDRAMランクからの2つの32ビットデータ信号をマルチプレクス（多重化）し、2倍のクロック周波数でホストメモリコントローラに送信される単一の64ビット高速データストリームに変換します。

最大16,000 MT/sの速度で高速並列インターフェースを動作させると、符号間干渉（ISI）、クロストーク、チャネル減衰など、深刻な物理層の信号完全性（シグナル・インテグリテイ）の課題が発生します。DESTM（Device Equalization Self-Train Mode）は、物理層（PHY）で自動トレーニングシーケンスを実行することで、これらのチャネル劣化の影響に対処します。DESTMはMDBおよびMRCDレシーバーのDFE（判定帰還型イコライザ）タップおよびCTLE（連続時間線形イコライザ）設定を最適化し、定量的なステータスメトリクスを提供することで、温度変動下でも最大のアイダイアグラム開口度と信号マージンを確保します。

Induportalsエディター Romila DSilva 編集（AIアシスタンス利用）