マイクロチップ、Switchtec Gen 6 PCIeスイッチを発表

AI（人工知能）ワークロードやHPC（高性能コンピューティング） アプリケーションによって、データ転送の高速化と低レイテンシへの需要がかつてなく高まる中、Microchip Technology Incorporated は、次世代のSwitchtecTM Gen 6 PCIe（R）スイッチ を発表しました。Switchtec Gen 6ファミリは、業界で初めて3 nmプロセスで製造されるPCIe Gen 6スイッチであり、消費電力を抑えながら、最大160レーンの高密度AIシステム接続をサポートするよう設計されています。さらに、先進のセキュリティ機能として、CNSA （Commercial National Security Algorithm Suite） 2.0に準拠した耐量子暗号を採用したハードウェア ルートオブ トラストおよびセキュアブートを搭載しています。

従来の世代のPCIeでは、CPU、GPU、メモリ、ストレージ間でデータが転送される際に帯域幅のボトルネックが発生し、リソースの活用不足や演算サイクルの浪費を招いていました。PCIe 6.0は、PCIe 5.0の2倍の帯域幅によりレーンあたり64 GT/s（ギガ転送/秒）を実現する事で、最強クラスのAIアクセラレータにも継続してデータを供給するために必要なデータ パイプラインを提供できます。Switchtec Gen 6 PCIeスイッチは、CPU、GPU、SoC、AIアクセラレータ、ストレージ デバイス間の高速接続を可能にし、データセンター設計者が次世代のAIおよびクラウド インフラストラクチャの潜在能力を引き出せるように設計されています。

Microchip社のデータセンター ソリューション部門副社長のBrian McCarsonは次のように述べています。「AI時代における急速なイノベーションに伴い、データセンター アーキテクチャは従来型の設計から脱却し、コンポーネントを共有リソースのプールとして編成するモデルへと移行しつつあります。当社は、重要な演算リソース間の直接通信を容易にし、これまでで最も強力かつエネルギ効率に優れたスイッチを提供する技術を用いながら、実績あるSwitchtec製品ラインをPCIe 6.0に拡張する事でこの変革を可能にしています」

本スイッチは高性能インターコネクトとして機能する事で、サーバラック内のGPU間でよりシンプルかつ直接的なインターフェイスを実現します。これは、信号損失を低減し、AIファブリックに求められる低レイテンシを維持する上で極めて重要です。PCIe 6.0規格では、FLIT（フロー制御ユニット） モード、軽量のFEC（前方誤り訂正）システム、動的リソース割り当ても導入されています。このような進化により、データ転送の効率性と信頼性は一層高まります。特に、AIワークロードで一般的な小さなパケットに対して効果を発揮します。その結果、全体的なスループットが向上し、実効レイテンシが低減されます。

Switchtec Gen 6 PCIeスイッチは20のポートと10のスタックを備えており、各ポートはホットプラグおよびサプライズプラグ コントローラを搭載しています。また、Switchtecは複数のホストドメインを接続または分離するためのNTB（非透過型ブリッジ）と、単一ドメイン内での1対多データ配信を可能にするマルチキャストもサポートしています。さらに、先進のエラー抑制機能、総合的な診断およびデバッグ機能、幅広いI/Oインターフェイスを備え、x8およびx16での分岐オプションに対応したMIPSプロセッサを内蔵しています。入出力リファレンス クロックは、各スタックに4つの入力クロックを持つPCIeスタックに基づいています。

開発ツール
Switchtec Gen 6 PCIeスイッチファミリは、Microchip社のChipLink診断ツールによってサポートされており、直感的なGUI（グラフィカル ユーザー インターフェイス）を通じて包括的なデバッグ、診断、構成、分析を提供します。ChipLinkは、インバンドPCIeに加え、UART、TWI、EJTAG等のサイドバンド信号を介して接続可能で、設計から展開に至るまでの全段階で、柔軟かつ効率的な監視とトラブルシューティングを可能にします。また、本スイッチは複数のインターフェイスを備えたPM61160-KIT Switchtec Gen 6 PCIeスイッチ評価キットによってもサポートされています。

www.microchip.com